Deterministic Execution（确定性执行）
在 AI 推理语境下，确定性执行指编译器完全控制计算时序、数据搬运和同步，而非依赖运行时硬件调度器。目标是可预测的延迟，减少 jitter。思想谱系可追溯到 Dennis & Misunas 的 data-driven 数据流架构（Basic Data-Flow Processor）：操作在操作数就绪时发射，无 Von Neumann 式 PC/隐式控制流。
核心原则
- 编译器编排：所有操作时序在编译时确定
- 显式数据搬运：无硬件缓存，编译器管理数据放置
- 确定性通信：芯片间协议消除时钟漂移（如 plesiosynchronous）
- 空间执行：操作映射到物理资源，而非时间分时复用
实例
WSE Color-based Routing
- 24 个 color 编译时静态路由，运行时零决策
- Color 同时充当虚拟通道 ID 和任务选择器（Color×4 → 指令地址）
- 详见 Cerebras Wse 和 Cerebras Color Mechanism
Groq LPU Spatial Execution
- 编译器显式调度 MXM/VXM/SXM 操作
- Plesiosynchronous C2C 协议消除多芯片时钟漂移
- 详见 Nvidia Groq 3 Lpx
为什么重要
- Agentic AI 需要 ~1000 tokens/sec/user，延迟 jitter 直接影响用户体验
- 小 batch 下传统 GPU 的硬件调度引入不可预测延迟
- 确定性执行使 TTFT 和 per-token 延迟稳定可预测
挑战
- 编译器复杂度高（需要精确建模所有时序）
- 灵活性降低（动态 workload 需要重新编译或过度配置）
- 资源利用率可能低于自适应调度
WSE 上的性能可预测性
确定性执行使 WSE 的 collective 通信可以用解析模型精确预测：< 4% 误差（CS-2 实测）。详见 Wse Performance Model 和 Wse Reduce Algorithms。
与通用 CPU 的对比
确定性执行是 OoO CPU 的反面：不依赖 Branch Prediction、Out-of-Order Execution、Cache 推测（Memory Hierarchy and Cache）、Virtual Memory and TLB 或 Memory Fence and Barrier（无 coherence/Store Buffer 链）。WSE 单时钟域近似 Memory Consistency Model 的 SC——即 Software-Managed Everything：编译器在 ISA Design Principles 之上直接编排时序、地址与数据流；详见 DSA Processor Design Tradeoffs。
相关页面
- SpaDA Programming Language — WSE 高级编程与编译时 spatial 编排
- Nvidia Groq 3 Lpx — LPU 确定性执行实例
- Cerebras Wse — WSE color-based 确定性路由
- Wse Performance Model — WSE 通信性能模型
- Memory Consistency Model — WSE 近似 SC vs 通用 TSO/ARM
- Basic Data-Flow Processor — 数据驱动执行历史源头（1975 ISCA）
- Wse Reduce Algorithms — WSE Reduce/AllReduce 算法族